Flops

Арифметика с плавающей точкой

Арифметика с плавающей запятой необходима для очень больших или очень маленьких действительных чисел или вычислений, требующих большого динамического диапазона. Представление с плавающей запятой похоже на научную нотацию, за исключением того, что все выполняется по основанию два, а не десять. Схема кодирования хранит знак, показатель степени (в основе два для Cray и VAX , в основе два или десять для форматов с плавающей запятой IEEE и в базе 16 для архитектуры IBM с плавающей запятой ) и значащее выражение (число после точки счисления ). Хотя используется несколько подобных форматов, наиболее распространенным является ANSI / IEEE Std. 754–1985 . Этот стандарт определяет формат для 32-битных чисел, называемых одинарной точностью , а также для 64-битных чисел, называемых двойной точностью, и более длинных чисел, называемых расширенной точностью (используется для промежуточных результатов). Представления с плавающей запятой могут поддерживать гораздо более широкий диапазон значений, чем с фиксированной запятой, с возможностью представления очень малых и очень больших чисел.

Динамический диапазон и точность

Возведение в степень, присущее вычислениям с плавающей запятой, обеспечивает гораздо больший динамический диапазон — наибольшие и наименьшие числа, которые могут быть представлены — что особенно важно при обработке наборов данных, где некоторые данные могут иметь чрезвычайно большой диапазон числовых значений или где диапазон может быть непредсказуемым. Таким образом, процессоры с плавающей запятой идеально подходят для приложений с интенсивными вычислениями.

Вычислительная производительность

FLOPS и — это единицы измерения производительности компьютера при численных вычислениях. Операции с плавающей точкой обычно используются в таких областях, как научные вычислительные исследования. Единица MIPS измеряет целочисленную производительность компьютера. Примеры целочисленных операций включают перемещение данных (от A к B) или проверку значений (если A = B, то C). MIPS в качестве эталона производительности подходит, когда компьютер используется для запросов к базе данных, обработки текстов, электронных таблиц или для запуска нескольких виртуальных операционных систем. Фрэнк Х. МакМахон из Ливерморской национальной лаборатории Лоуренса изобрел термины FLOPS и MFLOPS (мегафлопы), чтобы он мог сравнивать суперкомпьютеры того времени по количеству вычислений с плавающей запятой, которые они выполняли в секунду. Это было намного лучше, чем использование распространенного MIPS для сравнения компьютеров, поскольку эта статистика обычно мало влияла на арифметические возможности машины.

FLOPS в системе HPC можно рассчитать с помощью этого уравнения:

ФЛОПЫзнак равностойки×узлыстойка×Розеткиузел×ядраразъем×циклывторой×FLOPsцикл{\ displaystyle {\ text {FLOPS}} = {\ text {racks}} \ times {\ frac {\ text {nodes}} {\ text {rack}}} \ times {\ frac {\ text {sockets}} {\ text {node}}} \ times {\ frac {\ text {cores}} {\ text {socket}}} \ times {\ frac {\ text {циклы}} {\ text {second}}} \ times {\ frac {\ text {FLOPs}} {\ text {cycle}}}}.

Это можно упростить до наиболее распространенного случая: компьютер с ровно 1 процессором:

ФЛОПЫзнак равноядра×циклывторой×FLOPsцикл{\ displaystyle {\ text {FLOPS}} = {\ text {cores}} \ times {\ frac {\ text {Cycle}} {\ text {second}}} \ times {\ frac {\ text {FLOPs}} {\ text {cycle}}}}.

FLOPS может быть записан с различными показателями точности, например, в списке суперкомпьютеров TOP500 компьютеры ранжируются по 64-битным ( формат с плавающей запятой двойной точности ) операциям в секунду, сокращенно FP64 . Подобные меры доступны для 32-битных ( FP32 ) и 16-битных ] ( FP16 ) операций.

Примечания

1. . Oak Ridge National Laboratory (8 мая 2019). Дата обращения 8 мая 2019.
2. . The Next Platform (8 декабря 2016). Дата обращения 13 декабря 2016.
3. ↑ .
4.  (недоступная ссылка). Дата обращения 17 августа 2009. these are single precision GPU peak numbers
5.  (недоступная ссылка). Дата обращения 17 августа 2009. HPL is a software package that solves a dense linear system in double precision (64 bits)
6. ↑ Jack Dongarra.  (англ.). Argonne Training Program on Extreme-scale Computing. Argonne National Laboratory (13 August 2014). Дата обращения 13 апреля 2015.
7. ↑
8. . SberCloud. Дата обращения 27 декабря 2019.
9. . РИА Новости (20191108T1123+0300Z). Дата обращения 8 ноября 2019.
10. . РИА Новости (23 февраля 2012). Дата обращения 24 февраля 2012.
11. Производительность вычислений одинарной точности у большинства процессоров ровно в 2 раза выше указанных значений.
12. ↑ Ryan Crierie.  (англ.). Alternate Wars (13 March 2014). Дата обращения 23 января 2015.
13. ↑ Jack J. Dongarra.  (англ.) (15 June 2014). Дата обращения 23 января 2015.
14. . МЦСТ.
15. . АО «МЦСТ».
16. По шесть 64 разрядных FMAC блоков в каждом ядре: 8х1.3х6х2 = 124.8 ГФлоп/с пиковой производительности при вычислениях двойной точности
17. По два 128 разрядных FMAC блока в каждом модуле, объединяющем пару ядер, работающих на частоте 4 ГГц: 4х4х2х2х128/64 = 128 ГФлоп/с пиковой производительности при вычислениях двойной точности
18. Alex Voica.  (англ.) (недоступная ссылка) (3 September 2015). Дата обращения 4 февраля 2017.
19. По два 128 разрядных FMAC блока в каждом ядре: 8х3.4х2х2х128/64 = 217.6 ГФлоп/с пиковой производительности при вычислениях двойной точности
20. . АО «МЦСТ».
21. .
22. По шесть 128 разрядных FMAC блоков в каждом ядре: 8х1.5х6х2х128/64 = 288 ГФлопс пиковой производительности при вычислениях двойной точности
23. По два 256 разрядных FMAC блока в каждом ядре: 8х3.6х2х2х256/64 = 460 ГФлоп/с
24. По два 256 разрядных FMAC блока в каждом ядре: 8х3.6х2х2х256/64 = 460 ГФлоп/с
25. По два 256 разрядных FMAC блока в каждом ядре: 16х3.5х2х2х256/64 = 896 ГФлоп/с
26. ↑
27. Указанное количество инструкций за такт способны исполнять только старшие представители этих архитектур, продающиеся под маркетинговыми наименованиями Xeon Platinum и Xeon Gold начиная с серии 6ххх, которые имеют по два 512 разрядных FMAC блока в каждом ядре для выполнения AVX-512 инструкций. У всех младших моделей: Xeon Bronze, Xeon Silver и Xeon Gold 5ххх один из FMAC блоков отключен и поэтому максимальный темп исполнения инструкций с плавающей точкой снижен в 2 раза.
28. Блок обработки операций с плавающей запятой (FPU) является общим на модуль — пару ядер процессора. При одновременном исполнении плавающих операций на обоих ядрах он разделяется между ними.
29. Данная микроархитектура относится к классу VLIW и имеет 6 параллельных каналов исполнения инструкций, 4 из которых оснащены 64 разрядными блоками вычислений с плавающей точкой типа FMAC.
30. В 4 м поколении архитектуры 64 разрядные FMAC блоки имеются уже на всех 6 каналах исполнения инструкций.
31. В 5 м поколении архитектуры разрядность всех FMAC блоков была увеличена с 64 до 128.
32. Сергей Уваров. . IXBT.com (23 сентября 2013).
33. ↑
34. . IBM developerWorks (29 ноября 2005). Дата обращения 6 апреля 2006.
35. . University of Tennessee (31 июля 2005). Дата обращения 11 февраля 2011.
36. Anand Lal Shimpi.  (англ.). Anandtech (англ.) (22 May 2013).
37. . Playstation. Дата обращения 14 декабря 2018.
38. . РИА Новости (20200318T2333+0300). Дата обращения 20 марта 2020.
39.  (англ.). Xbox Wire (24 February 2020). Дата обращения 24 февраля 2020.
40. ↑

FLOPS за цикл для различных процессоров